Instrucciones del microprocesador 8085 por Vicente Martinez:
vicentemartinez@mixmail.com

Cuando me refiero a los registros "r" (ya sea r1,r2 o simplemente r) estoy
hablando de cualquier registro propio del 8085, A(Acumulador), o los regis-
tros B,C,D,E,H,L de 8 bits respectivamente.
Estos registros se pueden agrupar por parejas BC,DE,HL (rp) y asi formar registros 
de 16 bits para direccionar una posicion de memoria directamente(16 BITS),
siendo el par HL el mas importante por tener instrucciones que trabajan di-
rectamente con el.



**Instrucciones de transferencia de datos:


Intruccion       codigo        Explicación
MOV r1,r2	01DDDRRR        Carga el registro r1(DDD) con el 
				contenido del r2(RRR).
MOV r,M		01DDD110        Carga el registro r(DDD) con el contenido
             		        de la direccion apuntada en el par HL.              
MOV M,r         01110RRR        Carga la direccion apuntada por HL con el
				contenido del registro r(RRR).
MVI r		00DDD110	Carga el registro r de modo inmediato con
				el 2º Byte de la instruccion.
MVI M           00110110        Carga la direccion apuntada por HL con el
				2º Byte de la instruccion.
LXI rp          00DD0001	Carga el par de registros rp(seran BC,DE,HL)
				con el 2º y 3º Byte de la instruccion.
LDA        	00111010	Carga el acumulador con el contenido de la
				direccion apuntada en el 2º y 3º Byte de la 
				instruccion.
STA            	00110010	Carga la posicion apuntada por el 2º y 3º
				Byte de la instruccion con el contenido del
				acumulador.
LHLD		00101010	Carga los registros HL con el contenido de
				la posicion apuntada por 2º y 3º Byte (carga L)
				y por la apuntada por 4º y 5º Byte (carga H) de	
				la instruccion.
SHLD		00100010	Almacena el contenido de HL en la posicion
				que indica el 2º y 3º Byte y la siguiente
				respectivamente.
LDAX rp		00RR1010        Carga el acumulador con el contenido de la
				direccion que apunta el par de registros rp
				(RR) solo para los registros pares BC y DE
XCHG		11101011	Intercambia el contenido del par HL por el 
				contenido del par DE.

Todas las anteriores:

Instruccion     codigo(Hex)     Instruccion     codigo(Hex)
MOV A,A		7F		MOV B,A		47             
MOV A,B		78		MOV B,B		40
MOV A,C		79		MOV B,C		41	
MOV A,D		7A		MOV B,D		42
MOV A,E		7B		MOV B,E		43
MOV A,H		7C		MOV B,H		44
MOV A,L		7D		MOV B,L		45	
MOV A,M		7E		MOV B,M		46

MOV C,A		4F		MOV D,A		57
MOV C,B		48		MOV D,B		50
MOV C,C		49		MOV D,C		51
MOV C,D 	4A		MOV D,D		52	
MOV C,E		4B		MOV D,E		53
MOV C,H		4C		MOV D,H		54
MOV C,L		4D		MOV D,L		55
MOV C,M		4E		MOV D,M		56

MOV E,A		5F		MOV H,A		67             
MOV E,B		58		MOV H,B		60
MOV E,C		59		MOV H,C		61	
MOV E,D		5A		MOV H,D		62
MOV E,E		5B		MOV H,E		63
MOV E,H		5C		MOV H,H		64
MOV E,L		5D		MOV H,L		65	
MOV E,M		5E		MOV H,M		66

MOV L,A		6F		MOV M,A		77
MOV L,B		68		MOV M,B		70
MOV L,C		69		MOV M,C		71
MOV L,D 	6A		MOV M,D		72	
MOV L,E		6B		MOV M,E		73
MOV L,H		6C		MOV M,H		74
MOV L,L		6D		MOV M,L		75
MOV L,M		6E		MOV M,M		76

MVI A,BYTE	3E		LXI B,DOBLE BYTE 01
MOV B,BYTE	06		LXI D,BOBLE BYTE 11
MOV C,BYTE	0E		LXI H,DOBLE BYTE 21
MOV D,BYTE	16		LXI SP,DOBLE BYTE 31(para definir el STACK P.)
MOV E,BYTE	1E
MOV H,BYTE	26		LDAX B		0A	
MOV L,BYTE	2E		LDAX D		1A	
MOV M,BYTE	36		LHLD DIRECCION	2A
				LDA DIRECCION	3A
STAX B		02
STAX D		12		XCHG		EB
SHLD DIRECCION	22
STA DIRECCION	32

BYTE= VALOR ENTRE 0 Y FF (0 Y 255 EN DECIMAL)
DOBLE BYTE= DOS BYTES PARA FORMAR 16 BITS
DIRECCION = 16 BITS o 2 BYTES

**Instrucciones Aritmetico logicas:

Instruccion	codigo		explicacion

ADD r		10000RRR	Suma al acumulador el registro r y el resultado
				queda en el acumulador.
ADD M		10000110	Suma al acumulador el contenido de la posicion 
				apuntada por HL y resultado en acumulador.
ADI		11000110	Suma al acumulador el 2º byte de la instruccion
				y resultado en acumulador.
ADC r		10001RRR	Suma al acumulador el registro r y el carry
				,resultado en acumulador.
ADC M		10001110	Suma a acumulador el contenido de la posicion
				apuntada por HL y el carry, result. en acumulador.
ACI		11001110	Suma al acumulador el 2º byte de la instruccion
				y el carry y resultado en acumulador.
SUB r		10010RRR	Resta al acumulador el contenido del registro
				r y lo deja en el acumulador.
SUB M		10010110	Resta al acumulador el contenido de la posicion
				que apunta HL y resultado al acumulador.
SUI		11010110	Resta al acumulador el 2º byte de la instruccion.
SBB r		10011RRR	Resta al acumulador el registro r + el carry.
SBB M		10011110	Resta al acumulador el contenido de la posicion
				que apunta HL.
SBI		11011110	Resta al acumulador el 2º byte + el carry.
INR r		00RRR100	Incrementa en 1 el registro r.(Z;S;P;AC)
INR M		00110100	Incrementa en 1 el contenido de la posicion
				que apunta HL (Z;S;P;AC)
DCR r		00RRR101	Decrementa en 1 el registro r (Z;S;P;AC)
DCR M		00110101	Decrementa en 1 el contenido de la posicion
				que apunta HL (Z;S;P;AC)
INX rp		00RR0011	Incrementa en 1 el par rp de registros.BC,DE,HL
DCX rp		00RR1011	Decrementa en 1 el par rp de registros.BC,DE,HL
DAD rp		00RR1001	Suma a HL el par de registros rp (CY a veces).
DAA		00100111	Los 8 bits del acumulador se ajusta a BCD=decimal.(flags)

ENTRE PARENTESIS() FLAGS AFECTADOS POR LA INSTRUCCION.

Todas las anteriores:

Instruccion	codigo(Hex)	instruccion	codigo(Hex)

ADD A		87		ADC A		8F
ADD B		80		ADC B		88
ADD C		81		ADC C		89
ADD D		82		ADC D		8A	
ADD E		83		ADC E		8B
ADD H		84		ADC H		8C	
ADD L		85		ADC L		8D
ADD M		86		ADC M		8E

SUB A		97		SBB A		9F
SUB B		90		SBB B		98
SUB C		91		SBB C		99
SUB D		92		SBB D		9A
SUB E		93		SBB E		9B
SUB H		94		SBB H		9C
SUB L		95		SBB L		9D	
SUB M		96		SBB M		9E

INR A		3C		DCR A		3D
INR B		04		DCR B		05
INR C		0C		DCR C		0D
INR D		14		DCR C		15
INR E		1C		DCR D		1D
INR H		24		DCR H		25
INR L		2C		DCR L		2D
INR M		34		DCR M 		35

INX B		03		DCX B		0B
INX D		13		DCX D		1B
INX H		23		DCX H		2B
INX SP		33		DCX SP		3B(SP=STACK POINTER)

ADI BYTE	C6		DAD B		D9
ACI BYTE	CE		DAD D		19
SUI BYTE	D6		DAD H		29
SBI BYTE	DE		DAD SP		39
DAA 		27

**Intrucciones logicas:

Instrucion	codigo		Explicacion

ANA r		10100RRR	AND entre el acumulador y el registro r
				(flags, CY=0,AC=1)
ANA M		10100110	AND entre el acumulador y el contenido de
				la posicion apuntada por HL(flags idem)
ANI		11100110	AND entre el acumulador y el 2º byte de la
				instruccion (flags idem)
XRA r		10101RRR	OR Exclusiva entre el acumulador y el regis-
				tro r (flags,CY y AC=0)	
XRA M		10110110	OR Exclusiva entre el acumulador y el conte-
				nido de la posicion de HL(flags idem)
XRI		11101110	OR Exclusiva entre el acumulador y el 2º byte
				de la instruccion(flags idem)
ORA r		10110RRR	OR entre el acumulador y el registro r(flags idem)
ORA M		10110110	OR entre el acumulador y el contenido de la posicion
				apuntada por HL(flags idem)
ORI		11110110	OR entre acumulador y 2º byte de la instrucion(idem)
CMP r		10111RRR	Compara el acumulador con el registro r no laterando
				el contenido del acumulador(si A=1 Z=1,si A<r CY=1,flags)
CMP M		10111110	Compara el acumulador con el contenido de la posicion
				apuntada por HL (flags idem)
CPI		11111110	Compara el acumulador con el 2º byte de la instruc.(idem)
RLC		00000111	Rotacion del contenido del acumulador un lugar a la
				izquierda(flags, CY y bit 0= valor bit 7 del acumulador)
RRC		00001111	Rotación del contenido del acumulador un lugar a la
				derecha(flags, CY y bit 7= bit 0 del acumulador)
RAL		00010111	Rotación del acumulador un lugar a la izquierda in-
				tercalando el CY (CY)
RAR		00011111	iden anterior pero a la derecha (CY)
CMA		00101111	Complementa el contenido edl acumulador bit a bit
CMC		00111111	Complementa el contenido del carry CY(CY)
STC		00110111	Fija CY a 1 (CY)

todas ellas:
instruccion	codigo		instruccion	codigo
ANA A		A7		XRA A		AF	
ANA B		A0		XRA B		A8
ANA C		A1		XRA C		A9
ANA D		A2		XRA D		AA
ANA E		A3		XRA E		AB	
ANA H		A4		XRA H		AC
ANA L		A5		XRA L		AD
ANA M		A6		XRA M		AE

ORA A		B7		CMP A		BF
ORA B		B0		CMP B		B8
ORA C		B1		CMP C		B9
ORA D		B2		CMP D		BA
ORA E		B3		CMP E		BB
ORA H		B4		CMP H		BC
ORA L		B5		CMP L		BD
ORA M		B6		CMP M		BE

CMA		2F		RLC		07
STC		37		RRC		0F
CMC		3F		RAL		17
				RAR		1F
ANI BYTE	E6
XRI BYTE	EE
ORI BYTE	F6
CPI BYTE	FE

**Instrucciones de bifurcación:

Instruccion	codigo		Explicacion

JMP		11000011	Salto a la posicion indicada por el 2º y 3º
				byte de la instruccion, 2º byte=parte baja,3º=alta
Instruccion	Flags	codigo	Explicacion

JZ		Z	11FF1010 Salto a la posicion indicada en el 2º y 3º byte de
JC		CY		 la instruccion si el flag (FF) tiene valor 1
JPE		P
JM   		S
JNZ		Z	11FF0010 idem si el valor del Flag es cero
JNC		CY
JPO		P
JP		S
PCHL			11101001 Salto a la posicion direccionada por HL.

todas ellas:
Instruccion	codigo		Instruccion	codigo
JMP dir.	C3		JPO dir.	E2
JNZ dir.	C2		JPE dir.	EA
jz  dir.	CA		JP  dir.	F2
JNC dir.	D2		JM dir.		FA
JC dir.		DA		PCHL		E9

**Instrucciones de salto y retorno a subrutinas:

Instruccion     flags	codigo	Explicacion

CALL			11001101 Salto a la posicion direccionada por el 2º y 3º
				byte de la instruccion.Guarda en el STACK el
				contenido de P.C.(Contador de programa).
CZ		Z	11FF1100 Salto a la posicion direccionada por el 2º y 3º
CC		CY		byte de la instruccion si el flag indicado es uno.
CPE		P		Guarda el P.C. en el stack.
CM		S

CNZ		Z	11FF1100 Idem anterior pero si el Flag es cero.	
CNC		CY		 Guarda el P.C. en el STACK.
CPO		P
CP		S

RET			11001001 Retorno a la ultima direccion almacenada
				 en el STACK.
RZ		Z	11FF1000 Retorno a la ultima direccion almacenada
RC		CY		 en el STACK solo si el Flag indicado vale 1.
RPE		P
RM		S

RNZ		Z	11FF0000 Idem caso anterior pero si el Flag vale 0.
RNC		CY
RPO		P
RP		S

todas ellas:

Instruccion	codigo		Instruccion	codigo
CALL dir.	CD		RET		C9
CNZ dir.	C4		RNZ		C0
CZ dir.		CC		RZ		C8
CNC dir.	D4		RNC		D0
CC dir.		DC		RC		D8
CPO dir.	E4		RPO		E0
CPE dir.	EC		RPE		E8
CP dir.		F4		RP		F0
CM dir.		FC		RM		F8

**Otras instrucciones:

Instruccion	codigo		Explicacion

PUSH rp		11RR0101	Guarda el par de registros rp en el Stack.
PUSH PSW	11110101	Guarda el contenido del acumulador y el regis-
				tro de Flags en el Stack.
POP rp		11RR0001	Carga el el par de registros rp el contenido
				de las dos ultimas posiciones del Stack
POP PSW		11110001	Carga el registro de Flags y el acumulador
				con las dos ultimas posiciones del Stack.
XTHL		11100011	Intercambio del contenido de las posiciones
				direccionadas por el Stack por el contenido
				de los registros H y L.
SPHL		11111001	Traslada el contenido del par HL al puntero
				del Stack. Debe ejecutarse al iniciar el sistema
				para ubicar el Stack en la zona elegida de la memo
				ria.
IN port		11011011	Carga el acumulador con el contenido del canal I/O
				direccionado por el 2º byte de la instruccion.
OUT port	11010011	Carga el canal I/O direccionado por el 2º byte
				de la instruccion con el acumulador.
EI		11111011	Habilita las interrupciones (no afecta a la inte-
				rrupcion TRAP)
DI		11110011	Deshabilita las interrupciones ( no afecta a TRAP)
HLT		01110110	Detencion y entrada de la cpu hasta que se realice
				un Reset, una interrupcion valida o un HOLD.
NOP		00000000	No opera, solo sirve para perder tiempo.
SIM		00110000	Fija el registro de interrupciones y la linea SOD
				con el valor del acumulador.
				Bit 7 del acumulador= sale por linea SOD.
				Bit 6 "     "      = a 1 habilita la linea SOD.
				Bit 5 no se usa.
				Bit 4  "     "     = a 1 borra la bascula RST 7,5
				Bit 3		   = a 1 permite modoficar este registro.
				Bit 2              = a 1 prohibe la interrupcion 7,5
				Bit 1		   = a 1 prohibe la    "         6,5
				Bit 0		   = a 1 prohibe la    "         5,5
RIM		00100000	Lee el estado de la linea SID y el estado de las
				interrupciones cargandolo en el acumulador:
				Bit 7 del acumulador con: Lo que tenga la linea SID,
				Bit 6        "          : a 1 indica que la interrupcion
							 7,5 esta solicitada por ejecutar.
				Bit 5        "          : iden anterior pero con la 6,5
				Bit 4	     "		: idem anterior pero con la 5,5
				Bit 3	     "		: a 1 indica que las interrupciones
							 INTR han sido habilitadas.							 cion EI.
				Bit 2	     "		: Estado de la interrupcion 7,5
				Bit 1	     "		: Estado de la interrupcion 6,5
				Bit 0	     "		: Estado de la interrupcion 5,5

RST		11AAA111	Guarda el P.C. en el Stack y lo carga con la dir:00000000AAA000 
				Cuando se produce la interrupcion INTR, despues de haceptarla 
				con INTA hay que introducir por el bus de datos el codigo AAA
				que sera asi:
				AAA	RST	Direccion de salto(en HEX.)
				000	0	0000
				001	1	0008
				010	2	0010
				011	3	0018	
				100	4	0020
				101	5	0028
				110	6	0030
				111	7	0038

todas las que quedaban:
Instruccion	codigo		Instruccion	codigo

PUSH B		C5		POP B		C1
PUSH D		D5		POP D		D1
PUSH H		E5		POP H		E1
PUSH PSW	F5		POP PSW		F1

XTHL		E3		SPHL		F9
OUT byte	D3		IN byte		DB

DI		F3		EI		FB
NOP		D0		HLT		78

RIM		20		SIM		30

RST 0		C7		RST 4		E7
RST 1		CF		RST 5		EF
RST 2		D7		RST 6		F7
RST 3		DF		RST 7		FF

***Y POR ULTIMO LOS FLAGS:
Los flag (bandera en español) es un registro interno de la cpu que indica
el estado de una operacion despues de haberla realizado (mas o menos), estos
son controlados por la ALU(una cosa interna que hace todas las operaciones
aritmeticas y logicas). Pero veamos que son cada uno:
Flags   	Explicacion

S		Cuando un resultado ha sido negativo se pone a 1
Z		Cuando una operacion ha sido cero este se pone a 1
P		Indica la paridad de una operacion,si es par P=1
CY		Se pone a 1 cuando se produce un acarreo en una opracion de 8 bits


**P.D. :Siempre el primer byte que se carga (por ejemplo en la instruccion JMP dir.)
es el mas bajo y el segundo el mas alto, por lo tanto al lado de las instrucciones
que llevan 2º y 3º byte estos indicaran la direccion pero al reves.

Para cualquier duda escribe a: vicentemartinez@mixmail.com